DMA Controller

with No Comments

Giới thiệu

PE-DMA là IP điều khiển việc truyền nhận dữ liệu giữa các vùng nhớ một cách trực tiếp, tương thích bus AHB. IP này đã được kiểm tra kỹ lưỡng trên hệ thống kiểm tra theo mô hình mới nhất trên cả hai phương diện tính năng cũng như tính tương thích của IP với giao thức AHB. Ngoài ra, PE-DMA còn được kiểm tra trên cả chip FPGA.

DMAdiagram

Đặc điểm chính

  • Tương thích với bus AMBA AHB 2.0
  • Hỗ trợ tối đa lên 8 kênh vói độ rộng đường dữ liệu là 32, 64, 128 và 256 bit
  • Mỗi kênh có thể được lập trình độc lập và đồng thời
  • Hỗ trợ độ rộng đường truyền dữ liệu khác nhau giữa “nguồn tới DMA” và từ “DMA tới đích” để tăng tốc độ của bộ điều khiển DMA.
  • Cấu hình kích thước truyền nhận cho chế độ truyền gói và kích thước bộ đệm dữ liệu để đạt tốc độ truyền nhận cao nhất.
  • Hỗ trợ tất cả các kiểu truyển nhận: từ bộ nhớ tới bộ nhớ, từ bộ nhớ tới ngoại vi, từ ngoại vi tới bộ nhớ, và từ ngoại vi tới ngoại vi với địa chỉ nguồn và địch có thể lập trình được
  • Cấu hình giao thức bắt tay giữa các kênh của DMA với các ngoại vi
  • Hỗ trợ thiết lập độ ưu tiên cứng, hoặc độ ưu tiên có thể lập trình cho các kênh của DMA

Tần số và tài nguyên

Logic Memory bit Fmax DSP block
EP2C35F672C6 7873 (LE) 2560 64 MHz 0
EP3C40F780C6 7861 (LE) 2560 71 MHz 0
EP3SE50F780C2 4455(ALUT) 3200 100 MHz 16

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn môi trường kiểm tra (Verilog HDL)
  • Tài liệu kỹ thuật

Đính kèm