PCI Device 2.3

with No Comments

Giới thiệu

Lõi điều khiển PCI quản lý việc truyền dữ liệu giữa host PCI và các thiết bị gắn với bus PCI. Lõi IP thực hiện hai luồng trao đổi dữ liệu sau:

– Thiết bị PCI nhận dữ liệu từ host PCI, mã hóa dữ liệu này trong khối mã hóa (hoặc không), và đáp ứng dữ liệu đọc cho các yêu cầu từ AHB bus.

– Slave AHB nhận dữ liệu từ các master, giải mã các dữ liệu này (hoặc không), và đáp ứng dữ liệu đọc đến các yêu cầu của host PCI.

PCIdiagram

Đặc điểm chính

  • Tương thích chuẩn bus PCI bản 2.3
    • Không có chu kỳ chờ trong chế độ burst
    • Tốc độ 33/66 MHz
    • Độ rộng dữ liệu 32/64 bit
    • Định địa chỉ hai chu kỳ
    • Các lệnh đọc bộ nhớ và ghi bộ nhớ của PCI
    • Các lệnh cấu hình cho việc đọc ghi của PCI
    • Chuyển đổi nhanh cho các trao đổi liên tiếp
    • Kiểu truyền lệnh cấu hình Type 0
  • Hỗ trợ báo ngắt và các cờ trạng thái
  • Tính toán tạo ra Parity và phát hiện lỗi Parity cho dữ liệu
  • AHB tớ tương thích chuẩn AMBA AHB phiên bản 2.0
  • Đồng bộ xung clock giữa AMBA AHB và PCI
  • Các thanh ghi cấu hình của PCI có thể truy xuất từ cả 2 bus AMBA AHB và PCI
  • Có thể cấu hình kích thước của SSRAM và độ sâu FIFO
  • SSRAM có thể truy xuất từ cả 2 bus PCI và AMBA AHB, vùng không gian bộ nhớ được tách biệt hoàn toàn
  • Mã hóa dữ liệu ngõ ra và giải mã dữ liệu ngõ vào với chuẩn AES-128
  • Hỗ trợ giao diện bắt tay với DMA

Tần số và tài nguyên

Logic Memory Fmax DSP
EP3C40F780C6 23,202 (LEs) 2 block of M9K 113Mhz 0
EP3SE50F780C2 9,775 (ALUTs) 2 block of M9K 200 Mhz 0

 

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn môi trường kiểm tra (Verilog HDL)
  • Tài liệu kỹ thuật

Đính kèm