32-bit UART Controller

with No Comments

Giới thiệu

UART-APB core là một bộ điều khiển truyền và nhận nối tiếp bất đồng bộ, nó được sử dụng chủ yếu cho các hệ thống nhúng và thiết kế ASIC. Lõi UART-APB có thể được sử dụng để giao tiếp trực tiếp với các UART khác sử dụng các chuẩn công nghiệp.

UART32diagram

Đặc điểm chính

  • Tương thích với AMBA APB, version 2.0
  • Có thể cấu hình một số thông số sau:
    • Độ rộng bus AMBA APB là 8, 16 và 32
    • Giao tiếp với DMA
    • Cấu hình độ sâu của FIFO: 8 16, 32, 64,…,2048
    • Lựa chọn FIFO nội hay FIFO ngoài
    • Cấu hình sử dụng bóng của thanh ghi (shadow registers) hay không, sử dụng shadow registers sẽ giảm đi sự phức tạp khi lập trình, và giúp hệ thống chạy nhanh hơn.
    • Chế độ tự động truyền nhận dữ liệu với modem (Auto Flow Control)
    • Cấu hình mức ngắt cho FIFO phát
    • Chức năng kiểm tra bận (búy detection)
  • Mộ số tính năng tương thích với chuẩn công nghiệp 16550:
    • 5, 6, 7 hay 8 bít dữ liệu
    • 1, 1.5 hay 2 stop bit
    • Parity bit: chẵn, lẻ, cố định 1 hay 0, không sử dụng.
    • Kiểm tra và tạo ra tín hiệu phá vỡ đường truyền (Line Break)
    • Hai chế độ giao tiếp với DMA
    • Sử dụng ngắt với các độ ưu tiên khác nhau
  • Lập trình sử dụng FIFO hay không
  • Lập trình tốc độ truyền dữ liệu
  • Kiểm tra lỗi
  • Lập trình kiểm tra và tạo ra tín hiệu phá vỡ đường truyền (Line Break)
  • Các thanh ghi trạng thái và điều khiển của modem là các thanh ghi riêng biệt
  • Chế độ hồi tiếp
  • Sử dụng đầy đủ các mức ưu tiên ngắt

Tần số và tài nguyên

Logic Memory Fmax DSP
EP2C35F484C6 1,399 (LEs) 0 153Mhz 0
EP3C10F256C6 1,416 (LEs) 0 181Mhz 0
EP3SE50F780C2 926 (ALUTs) 0 368 Mhz 0

 

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn môi trường kiểm tra (Verilog HDL)
  • Tài liệu kỹ thuật

Đính kèm