AMBA AHB Controller

with No Comments

Giới thiệu

Lõi IP điểu khiển bus AHB bao gồm khối phân xử, khối giải mã và khối điều khiển logic như mô tả kỹ thuật theo chuẩn AMBA. Lõi IP điều khiển bus AHB được thiết kế có thể cấu hình được, tạo ra sự tiện lợi trong quá trình ứng dụng lõi này vào hệ thống trên chip (SoC).

AHBdiagram

Đặc điểm chính

  • Hỗ trợ nhiều kiểu truyền nhận theo gói như: SINGLE, INCR, WRAP4, INCR4, WRAP8, INCR8, WRAP16, INCR16
  • Hỗ trợ các gói với kích thước tính theo: byte, half-word, word …
  • Kiến trúc đường ống 2 tầng
  • Có thể cấu hình số lượng master:
    • AHB Lite (hỗ trợ 1 master)
    • AHB Non-Lite (hỗ trợ  từ 2 tới 15 master)
  • Có thể cấu hình số lượng cổng tớ: từ 1 tới 15 slave
  • Có thể cấu hình cổng chủ ID mặc định
  • Có thể cấu hình độ rộng đường địa chỉ:  32/64 bit
  • Có thể cấu hình độ rộng đường dữ liệu:  8/16/32/64/128/256 bit
  • Có thể cấu hình “endian”: “little endian” hay “big endian”
  • Có thể cấu hình độ ưu tiên cho các cổng chủ:
    • Ưu tiên cố định (Fixed priority)
    • Ưu tiên theo phương pháp hỏi vòng (Round robin)
    • Ưu tiên lập trình được (Programmable priority)
  • Trong trường hợp độ ưu tiên lập trình được, có thêm cấu hình sau:
    • Ưu tiên cố định cho những master có độ ưu tiên lập trình giống nhau
    • Ưu tiên theo phương pháp hỏi vòng cho những master có độ ưu tiên lập trình giống nhau.

 

Tần số và tài nguyên

Logic Memory Fmax DSP
EP2C35F672C6 361 0 159 MHz 0
EP3C40F780C6 367 0 172 MHz 0
EP3SE50F780C2 273(ALUTS) 0 319 MHz 0

 

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn môi trường kiểm tra (Verilog HDL)
  • Tài liệu kỹ thuật

 

Datasheet