AMBA APB Controller

with No Comments

Giới thiệu

Lõi IP điều khiển bus APB được dùng để kết nối những ngoại vi tốc độ thấp với hệ thống AMBA bus. Lõi IP điều khiển bus APB cũng hỗ trợ cấu hình vùng nhớ chỉ đọc. Nội dung bộ nhớ được bảo vệ và không cho phép thay đổi.

APB

Đặc điểm chính

  • Lõi IP điều khiển bus APB bao gồm các đặc tính sau:
    • Tương thích với bus AMBA 2.0.
    • Kết nối vào bus AHB tại cổng AHB tớ
  • Một số đặc tính hỗ trợ khác như:
    • Hỗ trợ kết nối tối đa 16 ngoại vi tương thích APB
    • Hỗ trợ 32, 64, 128, và 256-bit độ rộng đường truyền dữ liệu AHB
    • Hỗ trợ 8, 16, và 32-bit độ rộng đường truyền dữ liệu APB
    • Hỗ trợ chế độ truyền một và nhiều gói (single and burst) với bus AHB
    • Sử dụng hclk/pclk đồng bộ; tần số hclk có giá trị là bội của tần số pclk
    • Hỗ trợ big-endian/little-endian với hệ thống bus AHB
    • Hỗ trợ big-endian/little-endian cho các ngoại vi tương thích APB
    • Đọc/Ghi trên những đường truyền khác nhau
    • Cấu hình độ rộng bus địa chỉ hơn 1KB và thấp hơn bus địa chỉ của APB, tối đa 32 bit.

Tần số và tài nguyên (FIFO_DEDTH = 16)

ALTERA
Logic Memory Fmax DSP
Cyclone II: EP2C35F672C6 273 126 171.26MHz 0
Cyclone III: EP3C40F780C6 273 126 198.97MHz 0
Stratix II: EP2S60F672C3 151 126 270.05MHz 0
Stratix III: EP3SL150F1152C2 153 126 447.43MHz 0

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn hệ thống kiểm tra (Verilog HDL)
  • Tài liệu kỹ thuật

 

Datasheet