ICDREC kết hợp công ty Synopsys tổ chức khóa đào tạo về SystemVerilog và phương pháp VMM

with No Comments

Sáng ngày 10/11/2009, tại Trung tâm Nghiên cứu và Đào tạo thiết kế Vi mạch (ICDREC), lớp học về “ngôn ngữ SystemVerilog và phương pháp VMM” đã khai giảng với sự hướng dẫn của chuyên gia Patrick Heng đến từ Công ty Synopsys và các chuyên viên của ICDREC làm trợ giảng.

intro_to_SystemVerilog_and_VMM

Thành phần tham dự gồm các giảng viên đến từ các trường đại học nổi tiếng về lĩnh vực thiết kế vi mạch, các chuyên viên đến từ các công ty hàng đầu về thiết kế vi mạch đang hoạt động tại Việt Nam như Đại học Bách khoa Tp.HCM, Đại học Khoa học Tự nhiên Tp.HCM, Khu Công nghê cao Tp.HCM, Công ty AMCC, Công ty Arrive Technologies…

Ngôn ngữ SystemVerilog là một ngôn ngữ mới, dùng trong kiểm tra chức năng thiết kế và đã được IEEE công nhận như là chuẩn mới dùng cho mô tả phần cứng và kiểm tra thiết kế. Hiện ngôn ngữ này đã được chấp nhận bởi hơn 100 công ty làm về thiết kế bán dẫn và hầu hết các phần mềm EDA đều có hỗ trợ. Nó đặc biệt mạnh trong việc kiểm tra chức năng thiết kế. Với SystemVerilog, các kỹ sư kiểm tra không những có thể giảm thời gian của quá trình kiểm tra mà còn tăng tính tin cậy, tính chính xác về mặt chức năng của sản phầm.

Khóa học còn cung cấp kiến thức về phương pháp VMM. Đây là phương pháp kiểm tra chức năng thiết kế được nghĩ ra bởi Synopsys và ARM. Hiện nay các công ty lớn về vi mạch như Cisco, Qualcomm, Broadcom đã ứng dụng phương pháp VMM trong quy trình kiểm tra chức năng của họ.

Sau khóa học, học viên có thể ứng dụng ngay phương pháp VMM vào trong quy trình kiểm tra chức năng thiết kế để tăng độ tin cậy của thiết kế và rút ngắn thời gian ra sản phẩm.

(LeeTram)

 

Archived on Thứ bảy, 14/11/2009 – 17:16