Khóa học “Thiết kế vi mạch, lõi IP và SoC trên FPGA”

Địa chỉ: phòng 706A, nhà Điều hành ĐHQG TpHCM, Khu phố 6, P. Linh Trung, Q. Thủ Đức, Hồ Chí Minh

 ============================================

1. Đối tượng tham dự:

+ Sinh viên chuyên ngành: Điện, Điện Tử, Viễn Thông, CNTT

+ Kỹ sư hiện đang làm trong các công ty về lĩnh vực Điện, Điện Tử, CNTT. Các kỹ sư điện tử muốn nâng cao kiến thức và kỹ năng về lĩnh vực trên

+ Những học viên yêu thích và muốn nâng cao kỹ năng thiết kế vi mạch số, lõi IP và SoC trên FPGA

2. Yêu cầu về kiến thức:

+ Kiến thức cơ bản về linh kiện điện tử

+ Kiến thức cơ bản về mạch điện tử

3. Thời lượng: 90h

+ Phần cơ bản (01 lớp): 30h

+ Phần nâng cao (02 lớp): 60h.

4. Kỹ năng đạt được sau khóa học

+ Kỹ năng thiết kế vi mạch với ngôn ngữ phần cứng Verilog có thể tổng hợp được hướng FPGA.

+ Kỹ năng thiết kế một vi mạch số tối ưu (specifications và architecturing của thiết kế).

+ Kỹ năng sử dụng phần mềm Modelsim cho mô phỏng và kiểm tra thiết kế. Kỹ năng sử viết scripts để chạy các testbench và test case.

+ Lập trình SoPC trên FPGA với Nios II uP core. Phần mềm Nios II IDE & SoPC Builder.

+ Tổng hợp thiết kế với Quartus II & kiểm tra timing với SDC.

+ Đổ và test thiết kế trên hardware FPGA của Altera (KIT DE1 hoặc DE2).

5. Quyền lợi học viên

+ Các giảng viên kinh nghiệm. Bộ giáo trình mới nhất và cập nhật nhất.

+ Sinh viên sẽ được thực tập ngay trên các máy tính mạnh, phần mềm có bản quyền và chương trình đào tạo chính thức .

+ Học đầy đủ chương trình và có điểm kiểm tra 5,0/10,0 trở lên được cấp Chứng nhận (Certificate) của ICDREC cho mỗi lớp .

+ Học viên đã hoàn tất từ 5 môn học trở lên (mỗi môn 40h) được cấp Chứng chỉ (Certificate) do ICDREC ký .

6. Chi phí trọn gói cho khóa học:

+ Học phí trọn gói cho khóa đào tạo: 1.300.000đ

7. Thiết bị thí nghiệm & KIT cho bộ giáo trình

+ Giáo trình và các tài liệu có liên quan

+ Bộ KIT DE1 hoặc DE2 của Altera.

Hình 1: KIT DE2 dùng trong khóa học

8. Nội dung chính chương trình

Phần 1: Ngôn ngữ mô tả phần cứng nâng cao (Verilog)

Mục tiêu:

• Viết code RTL bằng Verilog tổng hợp được nâng cao
• Viết testbench và tạo scripts để chạy kiểm tra (verification)
• Tối ưu hóa việc viết RTL bằng Verilog cho FPGA

Nội dung chi tiết:

1. Tổng quan

2. Các khái niệm cơ bản

3. Mô hình mức cổng (gate-level)

4. Mô hình luồng dữ liệu (data flow)

5. Mô hình hành vi (behavioral)

6. Task và function

 Phần 2: Thiết kế lõi IP & SoC

• Qui trình thiết kế front-end: Specs=> Architecturing (dataflow; timing diagram, modules)=> RTL-coding=> Functional verification
• Qui trình thiết kế và đóng gói IP
• Tối ưu hóa thiết kết và những kinh nghiệm thiết kế

 Phần 3: 10 bài thực hành thiết kế hệ thống số trên FPGA

Mục tiêu:

• Giới thiệu sử dụng phần mềm Quartus II của Altera
• Giới thiệu cấu tạo và hoạt động của KIT DE1/DE2
• Trình bày lưu đồ thiết kế vi mạch trên FPGA
• Thực hành lập phần cứng trên KIT DE1/DE2 của Altera

Nội dung 10 bài labs:

1. Switches, Lights, and Multiplexers

2. Numbers and Displays

3. Latches, Flip-Fops, and Registers

4. Counters

5. Clocks and Timers

6. Adders, Sub-tractors, and Multipliers

7. Finite State Machines

8. Memory Blocks

9. A Simple Processor

10.   An Enhanced Processor

Phần 4: Lập trình System On Programmable Chip (SOPC) trên FPGA

Mục tiêu:

• Trình bày về SoC và kiến trúc của SoC
• Sử dụng phần mềm SoPC Builder (Quartus II) để thiết kế phần cứng cho SoC.
• Sử dụng phần mềm Nios II IDE để lập trình phần mềm cho SoC

Nội dung chi tiết:

1. Giới thiệu về SoPC

2. Giới thiệu về vi xử lý mềm NIOS II: kiến trúc của NIOS II và kiến trúc hệ thống với khối xử lý trung tâm NIOS II.

3. Lưu đồ lập trình phần cứng với NIOS II trên phần mềm Quartus II (NIOS II hardware development) : tạo project mới, chọn FPGA device, tạo file HDL cho project, nhúng hệ thống nhúng (embedded system) trên phần mềm SoPC Builder, tích hợp vi xử lý mềm (soft processor) NIOS II, tích hợp bộ nhớ cache, cấu hình cho vi xử lý NIOS II, tích hợp MMU, tích hợp JTAG debug module, tích hợp on-chip memory, tích hợp JTAG UART, tích hợp PIO component.

4. Lưu đồ lập trình phần mềm với NIOS II bằng ngôn ngữ Assembly và C trên phần mềm Nios II IDE – Integrated Development Environment (NIOS II software development: Giới thiệu NIOS II IDE, tạo môi trường viết chương trình Assembly/C cho hệ thống SoPC

5. Mô phỏng thiết kế (RTL-code) bằng Modelsim.

6. Tích hợp thêm thiết bị ngoại vi cho hệ thống SoPC (add a user peripheral): Tạo module bus hệ thống (Avalon bus), tạo giao diện Avalon interface.

Bài lab lớn: Trình chiếu ảnh từ SD CARD sử dụng IP NIOS II

• Xây dựng hệ thống SoC _trình chiếu ảnh từ SD Card trên KIT DE2.
• Phân thích cấu trúc SD Card.
• Phân tích bảng FAT.
• Đọc file ảnh từ SD Card.
• Viết chương trình hiển thị và trình chiếu ảnh lên màn hình máy tính

(Phòng đào tạo ICDREC)

**************************************************

********************************************

Mọi chi tiết xin liên hệ:

Trần Thị Minh Thư

Phòng 714, Lầu 7, Nhà Điều hành ĐHQG-HCM

Khu phố 6, Phường Linh Trung, Quận Thủ Đức, Thành phố Hồ Chí Minh

VIỆT NAM.

Website: www.icdrec.edu.vn

Điện thoại: (84-8) 37 242 171; Fax: (84-8) 37 242 172, DĐ: 0983.432.567

Email: thu.tranthiminh@icdrec.edu.vn