Đại Học Quốc Gia TPHCM
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch
Ngôn ngữ
- Trang chủ
- Giới thiệu
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC) được thành lập ngày 05/08/2005 theo Quyết định số 605/ĐHQG-HCM/KHCN của Đại học Quốc gia Tp. Hồ Chí Minh (ĐHQG-HCM), trực thuộc Khu Công nghệ Phần mềm Đại học Quốc Gia Thành phố Hồ Chí Minh.
- Tin tức
Thông báo
- Tuyển kỹ sư kiểm tra thiết kế vỏ hộp
Thứ ba, 15/05/2012 - 13:46
- Tuyển kỹ sư kiểm tra thiết kế IC
Thứ ba, 24/04/2012 - 15:24
- Tuyển ứng viên thiết kế vỏ hộp: 01 vị trí
Thứ sáu, 02/03/2012 - 15:18
- Kỹ sư Thiết kế Vi mạch
Thứ năm, 12/01/2012 - 09:41
- Kỹ sư phát triển lõi IP
Thứ năm, 05/01/2012 - 09:54
Báo chí
- Đổi tên Phân bộ Công nghệ Thông tin (DIT) thành Phân bộ Điện tử và Công nghệ Thông tin (DeitY)
Thứ hai, 23/04/2012 - 15:24
- On Semi, Qualcomm, Infineon nổi bật trên bảng xếp hạng thị trường chip
- Trình diễn teardown*: bên trong Ipad thế hệ ba
- Xilinx xuất xưởng thiết bị Zynq-7000, nền tảng xử lý khả mở rộng đầu tiên của thế giới
Thứ ba, 10/01/2012 - 14:28 - Cacbon tốt hơn đồng trong công nghệ Through-Silicon-Via (TSV)
Sự kiện và hoạt động
- Trên 145 tỷ đồng cho dự án khoa học công nghệ “Thiết kế và chế tạo chip, thẻ, đầu đọc RFID và xây dựng hệ thống ứng dụng”: Kỳ vọng và Trọng trách
- Đón tiếp Phó Chủ tịch nước Nguyễn Thị Doan đến thăm ICDREC nhân chuyến làm việc tại ĐHQG-HCM
Thứ tư, 12/10/2011 - 14:33 - Lễ ký kết thoả thuận hợp tác chiến lược giữa Đại học Quốc gia Thành phố Hồ Chí Minh đã có buổi làm việc với Tập đoàn Viễn Thông Quân đội (Viettel)
- Đại học Quốc gia Thành phố Hồ Chí Minh tổ chức thành công cuộc thi thiết kế vi mạch analog AICD 2011
Đại học Quốc gia Thành phố Hồ Chí Minh tổ chức thành công cuộc thi thiết kế vi mạch analog AICD 2011Thứ sáu, 22/07/2011 - 13:37 - Trung tâm ICDREC - ĐHQG TP.HCM đón tiếp Đoàn công tác của Phó Thủ tướng Chính phủ Nguyễn Thiện Nhân
Thứ sáu, 15/07/2011 - 11:14
- Tuyển kỹ sư kiểm tra thiết kế vỏ hộp
- Sản phẩm
Đang cập nhật...Đang cập nhật...Đang cập nhật...Đang cập nhật...Đang cập nhật...
- Đào tạo
- Diễn đàn
- Hội nghị 4S
- Webmail
- Liên hệ
Danh sách học viên
- Âu Bửu Long
- le huu binh
- NGUYỄN ANH KHOA
- nguyễn hoàng lon
- Nguyen Minh Thien
- nguyễn đỗ hoàng sang
- Nguyễn Ngọc Minh Trung
- Phạm Minh Quân
- Từ Lãng Phiêu
- Vuong Quoc The
Khóa học “Thiết kế vi mạch số theo hướng ASIC”
Địa chỉ: phòng 706A, nhà Điều hành ĐHQG TpHCM, Khu phố 6, P. Linh Trung, Q. Thủ Đức, Hồ Chí Minh.
==================
1. Đối tượng tham dự:
+ Sinh viên chuyên ngành: Điện, Điện Tử, Viễn Thông, CNTT
+ Kỹ sư hiện đang làm trong các công ty về lĩnh vực Điện, Điện Tử, CNTT. Các kỹ sư điện tử muốn nâng cao kiến thức và kỹ năng về lĩnh vực trên
+ Những học viên yêu thích và muốn nâng cao kỹ năng thiết kế vi mạch số trên ASIC
2. Yêu cầu về kiến thức:
+ Kiến thức cơ bản về linh kiện điện tử
+ Kiến thức cơ bản về mạch điện tử
3. Thời lượng: 40h
+ Phần cơ bản: 30h
+ Phần nâng cao: 10h.
4. Kỹ năng đạt được sau khóa học:
+ Kỹ năng sử dụng phần mềm của Synopsys trong quá trình mô phỏng (simulation), kiểm tra (VCS) và làm layout cho mạch trên ASIC.
+ Kỹ năng thiết kế vi mạch với ngôn ngữ phần cứng Verilog có thể tổng hợp được hướng ASIC (thỏa mãn các điều kiện của Leda). Kỹ năng thiết kế một vi mạch số tối ưu với phần làm specifications và architecturing của thiết kế.
+ Kỹ năng sử dụng phần mềm VCS và Modelsim cho mô phỏng và kiểm tra thiết kế. Kỹ năng sử viết scripts để chạy các testbench và test case.
+ Kỹ năng kiểm tra timing constraint cho thiết kế. Kỹ năng thiết kế layout cho vi mạch ASIC với các phần mềm (Hercule, Astro, PrimeTime).
+ Đáp ứng tốt các điều kiện tuyển dụng của các công ty trong và ngoài nước trong lĩnh vực thiết kế vi mạch số ASIC.
5. Quyền lợi học viên
+ Các giảng viên kinh nghiệm. Bộ giáo trình mới nhất và cập nhật nhất.
+ Sinh viên sẽ được thực tập ngay trên các máy tính mạnh, phần mềm có bản quyền và chương trình đào tạo chính thức .
+ Học đầy đủ chương trình và có điểm kiểm tra 5,0/10,0 trở lên được cấp Chứng nhận (Certificate) của ICDREC cho mỗi lớp .
+ Học viên đã hoàn tất từ 5 môn học trở lên (mỗi môn 40h) được cấp Chứng chỉ (Certificate) do ICDREC ký .
6. Chi phí trọn gói cho khóa học:
+ Học phí trọn gói cho khóa đào tạo: liên hệ phòng đào tạo
Trần Thị Minh Thư
Phòng 710, Lầu 7, Nhà Điều hành ĐHQG-HCM
Khu phố 6, Phường Linh Trung, Quận Thủ Đức, Thành phố Hồ Chí Minh
VIỆT NAM.
Website: www.icdrec.edu.vn
Điện thoại: (84-8) 37 242 171; Fax: (84-8) 37 242 172; DĐ: 0983.432.567
Hình 1: chip vi xử lý 32-bit VN16-32 áp dụng thiết kế theo hướng ASIC
7. Nội dung chính của chương trình
Phần 1: Ngôn ngữ mô tả phần cứng nâng cao (Verilog)
Mục tiêu:
- Viết code RTL bằng Verilog tổng hợp được nâng cao
- Viết testbench và tạo scripts để chạy kiểm tra (verification)
- Tối ưu hóa việc viết RTL bằng Verilog cho FPGA
Nội dung chi tiết:
- Tổng quan
- Các khái niệm cơ bản
- Mô hình mức cổng (gate-level)
- Mô hình luồng dữ liệu (data flow)
- Mô hình hành vi (behavioral)
- Task và function
Phần 2: Specification & Architecturing
- Qui trình làm specification: Specs => Architecturing (dataflow; timing diagram, modules) => RTL-coding => Functional verification
- Qui trình thiết kế & đóng gói IP
- Tối ưu hóa thiết kết và những kinh nghiệm thiết kế
Phần 3: Chương trình mô phỏng VCS & quá trình verification thiết kế
Mục tiêu:
- Giới thiệu sử dụng trình mô phỏng VCS (của Synopsys) trong mô phỏng thiết kế vi mạch số.
- Cách sử dụng scripts để chạy mô phỏng tự động bằng script.
Nội dung chi tiết:
- Giới thiệu quá trình kiểm tra (Verification) trong lưu đồ thiết kế vi mạch chung: khái niệm và mục tiêu của quá trình kiểm tra.
- Qui trình kiểm tra một thiết kế
- Các bài labs: Mô phỏng một thiết kế với ngôn ngữ Verilog bằng VCS.
- Debug với DVE: DVE là một GUI dễ sử dụng, có thể debug nhanh chóng các thiết kế ở mức RTL hay mức cổng logic (logic gate). Có hỗ trợ post-simulation analysis.
- Sau bài lab này: học viên có thể mô phỏng hoạt động của một thiết kế trên VCS và xác định xem thiết kế có đạt yêu cầu (pass verification) hay không bằng cách đọc các message tạo ra sau khi mô phỏng.
Phần 4: Thiết kế vi mạch theo hướng ASIC
Mục đích:
- Lưu đồ thiết kế layout bằng phần mềm chuyên dụng của Synopsys
- Các bài lab cho từng quá trình kiểm tra layout, post-layout như: check thiết kế với phần mềm Leda, kiểm tra thiết kế với phần mềm VCS, tổng hợp thiết kế bằng phần mềm Design Compiler (DC), mô phỏng với phần mềm Astro, Hercule và Primetime để kiểm tra layout, diện tích, resource sử dụng, tần số hoạt động, tiêu thụ năng lượng của thiết kế.
01. Sử dụng Leda: Sau khi hoàn tất bài thí nghiệm này, bạn có thể:
- Tạo ra một project mới và làm quen với Project Creation Wizard và GUI
- Phân tích kết quả và các rule vi phạm
- Xem và hiểu các báo cáo khác nhau
- Chọn và cấu hình các rule
02. Sử dụng VCS:
- Debug với DVE: DVE là một GUI dễ sử dụng, có thể debug nhanh chóng các thiết kế ở mức RTL hay mức cổng logic (logic gate). Có hỗ trợ post-simulation analysis.
- Sau bài lab này: học viên có thể mô phỏng hoạt động của một thiết kế trên VCS và xác định xem thiết kế có đạt yêu cầu (pass verification) hay không bằng cách đọc các message tạo ra sau khi mô phỏng.
03. Sử dụng Design Compiler
- Constrain a complex design for area and timing
- Apply synthesis techniques to achieve area and timing closure
- Analyze the results
- Generate design data that works with physical design or layout tools
04. Sử dụng Astro
- Giới thiệu phần mềm Astro
- Design Flow với Astro
- Giới thiệu các tools của Astro
- Formal Verification
- Extract-RC
- Prime-Time
- Physical Verification
05. Sử dụng Hercules
Hiểu biết sử dụng công cụ hercules cho việc kiểm tra vật lý (DRC và LVS), cùng với việc chuẩn bị dữ liệu ngõ vào và phân tích dữ liệu ngõ ra sau khi thực hiện chạy hercules. Các chủ đề được đề cập chính:
- Giới thiệu về Hercules
- Chuẩn bị dữ liệu ngõ vào
- Thiết lập cho Hercules
- Chạy Hercules
- Thuật toán kiểm tra theo hệ thống thứ bậc (verification method)
- Tùy chỉnh theo hệ thống thức bậc (hierarchical Optimization)
- Dữ liệu ngõ ra
Sau khi hoàn thành bài học này bạn có thể:
- Biết được danh sách các tools được sử dụng trong Hercules
- Biết được danh sách các tiện ích kèm theo được sử dụng trong Hercules
- Phát thảo được các định dạng ngõ vào mà Hercules có thể chấp nhận được
- Phát thảo được một Hercules runset
- Danh sách các thành phần cần thiết của một Hercules runset
- Sử dụng được tài liệu hổ trợ hiện hành cho Hercules
- Thực hiện tạo file Explode
- Thiết lập và thực hiện chạy Hercules
- Giải thích được tiến trình thực hiện Hercules
- Giải thích được tiến trình kiểm tra theo hệ thống thứ bậc của Hercules
- Phát thảo được kỹ thuật hệ thống thứ bậc trong Hercules
- Phân tích được dữ liệu ngõ ra của Hercules
06. Sử dụng PrimeTime
Thực hiện quá trình STA sử dụng công cụ Prime Time.
- Generate and interpret timing reports.
- Create a clean, optimized run script.
- Debug your timing violations.
Sau khóa học, học viên có thể thực hiện:
- Restore a previously saved PrimeTime session
- Take advantage of helpful PrimeTime commands that will make you more efficient when using PrimeTime interactively and show you how to find more information on commands, variables and your design library
- Interpret key componets of a timing report for setup and hold timing checks
(Phòng đào tạo ICDREC).
**************************************************
********************************************
Mọi chi tiết xin liên hệ:
Trần Thị Minh Thư
Phòng 710, Lầu 7, Nhà Điều hành ĐHQG-HCM
Khu phố 6, Phường Linh Trung, Quận Thủ Đức, Thành phố Hồ Chí Minh
VIỆT NAM.
Website: www.icdrec.edu.vn
Điện thoại: (84-8) 37 242 171; Fax: (84-8) 37 242 172, DĐ: 0983.432.567
Bài viết khác
- Thiết kế vi mạch, lõi IP và SoC trên FPGA
- Thời khóa biểu cho năm 2011 của ICDREC
- Thiết kế vi mạch tương tự (Analog IC design)
- Lập trình vi điều khiển PIC/ARM/89C51 (Microcontroller programming: PIC/ARM/89C51)
- Thiết kế DSP và thực hiện trên FPGA
- Thiết kế board mạch điện tử - PCB (PCB design)
- Lập trình hệ thống nhúng với lõi vi xử lý ARM
Về: Thiết kế vi mạch số theo hướng ASIC
Mình thấy môn học này hay
Bình luận