Vietnam National University
Integrated Circuit Design Research and Education Center
Welcome to ICDREC! [ Log in ] [ Register ]
 Bản in Bản in

Tại hạ xin trình bày một chút về SRAM (Static Random Access Memory). Bác nào có kinh nghiệm về vấn đề điều khiển bộ nhớ SRAM thì tham gia để chúng ta cùng thảo luận cho tớ học với nhé.

1. Giới thiệu

Phần lớn các hệ thống đều chứa một trong các loại bộ nhớ sau:

• PROM • EPROM • EEPROM/Flash

• DRAM

• SRAM

PROM, EPROM và Flash thuộc loại bộ nhớ không bốc hơi (non-volatile). Bộ nhớ không bốc hơi là loại bộ nhớ mà dữ liệu vẫn được lưu giữ lại cho dù linh kiệt bị ngắt nguồn điện. PROM, EPROM và Flash khác nhau về kỹ thuật sử dụng, phương pháp tái lập trình linh kiện và phương pháp xóa dữ liệu trong linh kiện nhớ.

SRAM và DRAM là loại bộ nhớ truy cập ngẫu nhiên, chỉ lưu dữ liệu khi có nguồn điện cung cấp. Nếu ngắt nguồn thì tất cả dữ liệu trong bộ nhớ sẽ mất. Nhưng ngay cả khi được cấp nguồn thì dữ liệu trong DRAM vẫn có thể bị mất nếu không được ‘làm tươi’ (refresh) định kỳ. Còn trong SRAM, dữ liệu vẫn được lưu trữ mà không cần thêm xử lý refresh nào. Dữ liệu chỉ cần được ghi 1 lần và sẽ được giữ lại cho đến khi đọc ra hoặc ngắt nguồn.

SRAM khác nhau ở số lượng các thành phần nhớ khác nhau; các thành phần nhớ khác nhau do các cell bộ nhớ có cấu tạo khác nhau.

2.Cấu trúc cơ bản của SRAM

ấu trúc cơ bản của một SRAM bao gồm một hoặc nhiều mảng vuông của các Cell bộ nhớ cùng với các mạch hỗ trợ giải mã địa chỉ và thực hiện các yêu cầu đọc/ghi. Các mạch hỗ trợ được thêm vào có thể thực hiện các chức năng đặc biệt như xử lý burst và còn có thể hiện diện trên chip.

http://lh5.ggpht.com/_RVAykG7CvN0/TDBVe7UBWII/AAAAAAAABI0/bk0Ril-DT_A/SRAM1.png

Hình1. Sơ đồ khối cơ bản của một SRAM đồng bộ

2.1Mảng bộ nhớ (memory array)

Các mảng bộ nhớ SRAM được sắp xếp theo các hàng và các cột của các cell bộ nhớ (memory cell), theo thứ tự được gọi là wordline và bitline. Trong SRAM IBM, các wordline được làm từ polysilicon trong khi các bitline là metal. Mỗi cell bộ nhớ có một vị trí hoặc địa chỉ duy nhất được định nghĩa bằng sự giao nhau của hàng và cột. Số mảng trên một chip nhớ được xác định bởi tổng kích thước bộ nhớ, tốc độ bộ nhớ xử lý, layout với các yêu cầu kiểm tra và số đường I/O dữ liệu trên chip.

2.2Cell bộ nhớ (memory cell)

Một Cell bộ nhớ SRAM là một Flip-flop "bền vững kép" (tạm dịch từ "a bi-stable flip-flop" theo IBM). Các cell (tế bào) cấu tạo nên SRAM có 4 hoặc 6 Transistor, thường thấy là 6 transistor. Dựa trên số lượng transistor cấu tạo cell mà ta gọi là 4-T SRAM hay 6-T SRAM.

http://lh4.ggpht.com/_RVAykG7CvN0/TDBVfJT76kI/AAAAAAAABI4/dRTUxioUxOs/SRAM2.png              http://lh5.ggpht.com/_RVAykG7CvN0/TDBVfDkUmSI/AAAAAAAABI8/UnpIvZs6YL8/SRAM3.png

Hình2. Cấu trúc Cell bộ nhớ 4 Transistor và 6 Transistor (Theo Cypress)

Nhiều SRAM trên thị trường sử dụng cell có cấu trúc 4 transistor với một tải polysilicon. Các SRAM này phù hợp cho hệ thống hiệu suất trung hoặc cao. Cấu trúc này có dòng rò (leakage current) phụ thuộc cao nên có dòng standby cao. Thiết kế có cấu trúc 4 transistor còn dễ bị ảnh hưởng bởi các bức xạ khác. Với cấu trúc 6 transistor, tuy rằng số lượng transistor sử dụng nhiều hơn nhưng lại có ưu điểm hơn hẳn như tính ổn định cao, có dòng rò và dòng standby thấp. Cấu trúc 6 transistor được chứng minh là tốt hơn nhưng phải tránh sử dụng quá vùng diện tích chip thực tế yêu cầu.

http://lh5.ggpht.com/_RVAykG7CvN0/TDBVfg66EaI/AAAAAAAABJA/kOY1QK-ml2E/s576/SRAM4.png

Hình3. Cell bộ nhớ 6 transistor của IBM

2.3 Mạch điện hỗ trợ

Mạch điện hỗ trợ của chip nhớ báo cho phép người sử dụng ghi dữ liệu vào các cell bộ nhớ và đọc dữ liệu lưu trữ trong các cell này. Mạch hỗ trợ này bao gồm các thành phần cơ bản sau:

• Mạch giải mã địa chỉ để chọn hàng và cột.

• Mạch chuyển dữ liệu từ các cell ra các đường I/O khi đọc.

• Mạch ghi lấy dữ liệu từ ngõ vào và lưu vào các cell bộ nhớ.

• Mạch cho phép ngõ ra có thể ngăn dữ liệu xuất hiện tại ngõ ra cho dù nó được yêu cầu.

• Các bộ đếm nội và các thanh ghi để giữ lại “dấu vết” của địa chỉ burst tuần tự, dữ liệu pipelined và các chức năng điều khiển trên chip.

• Mạch clock để điều khiển định thời đọc ghi và tất cả các xử lý liên quan khác.

====== Kiến thức cho mọi người ======
⬆ to top