Đại Học Quốc Gia TPHCM
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch
| Chủ đề | Bài trả lời | Xem | Người lập | Trả lời cuối | |
|---|---|---|---|---|---|
|
Gate level simulation - Cần các anh giúp đỡ |
3
|
60 |
bởi quocthinh1709 03/05/2012 - 22:38 |
bởi quocthinh1709 04/05/2012 - 16:41 |
|
|
Verilog simulator |
2
|
202 |
bởi rockuall 27/03/2012 - 14:14 |
bởi rockuall 30/03/2012 - 14:11 |
|
|
ModelSim - Căn bản và ngon - Mời các bác cùng xơi |
5
|
4912 |
bởi phi_thien_dao 24/04/2010 - 15:14 |
bởi hbtien (chưa được kiểm chứng) 18/03/2012 - 21:30 |
|
|
Formal Verification |
1
|
770 |
bởi hanhha 28/02/2011 - 23:45 |
bởi killer (chưa được kiểm chứng) 16/03/2011 - 19:20 |
|
|
Quan Sát Trực Quan STATE trong FSM khi mô phỏng |
2
|
780 |
bởi phi_thien_dao 13/07/2010 - 18:51 |
bởi phi_thien_dao 20/07/2010 - 20:41 |
|
|
Verification Process.Ai muốn thảo luận vô đây đi!! |
5
|
815 |
bởi langtu 01/12/2009 - 09:47 |
bởi quan_s1 30/06/2010 - 18:18 |
Mô phỏng và kiểm tra thiết kế