Tổng hợp và phân tích vật lý

Quy trình tổng hợp, kiểm tra vật lý, layout và các vấn đề liên quan đến “logic cell”.

Chủ đề	Bài trả lời	Xem	Người lập	Trả lời cuối
MẠCH LOGIC MỨC MOS (Metal-Oxide-Semiconductor)	5	3157	bởi phi_thien_dao 23/05/2010 - 20:40	bởi Tien Trung (chưa được kiểm chứng) 12/06/2011 - 00:27
1. picture timing and design setup	1	930	bởi ngvanbinh3000 10/06/2010 - 09:05	bởi hoanglongroyal 06/03/2011 - 10:22
Vài nét nhỏ về TRANSISTOR MOS HIGH-K	0	1006	bởi phi_thien_dao 22/07/2010 - 00:13	không có
Một số thuật ngữ - từ viết tắt thường gặp	0	766	bởi phi_thien_dao 21/07/2010 - 06:28	không có
"Lý sự" 1 tý về ký hiệu AOI và OAI của cell cơ bản	0	951	bởi phi_thien_dao 14/07/2010 - 23:25	không có
Hỏi về tool tổng hợp!!!!!!!!!!!!	2	851	bởi langtu 01/12/2009 - 09:53	bởi quan_s1 30/06/2010 - 18:19
1. Timing and design setup flow PR digital chip	7	627	bởi ngvanbinh3000 09/06/2010 - 09:08	bởi vnChipvn 22/06/2010 - 09:18
Thông tin: Quy trình sản xuất CHIP	0	1071	bởi ip_core 15/06/2010 - 06:51	không có
All flow for Place and Route Digital Chip	0	778	bởi ngvanbinh3000 14/06/2010 - 15:41	không có
Sự khác nhau giữa thiết kế Analog và Digital	1	1345	bởi ngvanbinh3000 21/04/2010 - 10:06	bởi phi_thien_dao 23/04/2010 - 08:17
Place and Route digital Chip	3	855	bởi ngvanbinh3000 20/04/2010 - 13:58	bởi ngvanbinh3000 21/04/2010 - 09:44

Ngôn ngữ