Đại Học Quốc Gia TPHCM
Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch

Ngôn ngữ

Chào mừng đến với ICDREC [ Đăng nhập ] [ Đăng ký ]

Giới thiệu

ICDREC_CAN_8 là bộ điều khiển bus mạng khu vực (CAN bus) tuân theo chuẩn CAN 2.0B và 2.0A. ICDREC_CAN_8 có giao tiếp với vi xử lý thông qua bus dữ liệu song song 8 bit. Đây là giao tiếp đơn giản, dễ sử dụng và có thể kết nối với bất kỳ lõi vi xử lý nào thông qua các I/O port thông thường.

Đặc điểm chính

  • Giao tiếp vi xử lý
    • Bus dữ liệu 8 bit
    • Hỗ trợ nhiều loại ngắt khác nhau:
      • Ngắt bộ đệm truyền (riêng lẻ hoặc tổng hợp).
      • Ngắt bộ đệm nhận (riêng lẻ hoặc tổng hợp).
      • Ngắt cảnh báo lỗi
      • Ngắt lỗi
      • Ngắt quá tải.
  • Giao thức CAN
    • Thiết kế tương thích theo chuẩn CAN 2.0B và 2.0A
    • Hỗ trợ 4 bộ đệm truyền theo mức ưu tiên thiết lập được
    • Hỗ trợ 4 bộ đệm nhận với mức lọc thông điệp ưu tiên
    • Hỗ trợ bộ lọc và mặt nạ lọc dữ liệu 29 bit
    • Có cờ báo nhận Start of Frame
  • Có chế độ Auto Replay – tự động kiểm tra thông điệp trả lời khi nhận được khung yêu cầu
  • Hỗ trợ tùy chọn 4 chế độ hoạt động:
    • Chế độ cấu hình.
    • Chế độ chỉ nhận thông điệp
    • Chế độ truyền một lần
    • Chế độ truyền thông thường

Sơ đồ khối

Tần số và tài nguyên

Tần số Tài nguyên
Cyclone II - EP2C35F484C6  65.27 MHz  4212 LEs - 2040 Regs
Stratix II - EP2S15F484C5 71.81MHZ 2693 ALUTs - 2040 Regs

Mã nguồn và tài liệu

  • Mã nguồn RTL (Verilog HDL)
  • Mã nguồn kiểm tra (Verilog HDL)
  • Tài liệu

Giá

Thông tin giá: Vui lòng gọi

Datasheet

 Bản in Bản in Gửi Email cho bạn bè Gửi Email cho bạn bè

			
⬆ to top